Azure Maia de Microsoft y el despliegue de los chips Maia 200 y Maia 300 confirman que la batalla de la inteligencia artificial ya no se libra en las aplicaciones de oficina, sino en las subestaciones de alta tensión. La firma de Redmond anunció que escalará su familia de aceleradores de silicio hacia despliegues de múltiples gigavatios a partir de 2027, convirtiendo este hardware en el motor principal de inferencia para todo su catálogo corporativo.
Se cansaron de hacer filas interminables y pagar sobreprecios desmedidos por tarjetas gráficas ajenas; ahora fabrican sus propios componentes para alimentar sus servidores sin pedir permiso.
El comunicado técnico difundido a través del portal de infraestructura de Microsoft Azure establece que la segunda generación, Maia 200, ya procesa cargas de trabajo reales a gran escala. Atiende peticiones activas de Microsoft Copilot y respalda al equipo interno de MAI en el entrenamiento de nuevos modelos, mientras preparan su entrada a GitHub Copilot y a la plataforma Foundry antes de que termine el año en curso.
Un cambio de timón industrial que altera el equilibrio de poder entre los proveedores de la nube pública.
La unidad Maia 200 corre indistintamente modelos de OpenAI, desarrollos propietarios de la serie MAI y familias abiertas de código libre, entregando hasta 1,7 veces más tokens por vatio consumido en Microsoft Teams y entornos Cowork que los sistemas gráficos comerciales más avanzados. Diseñar el programa informático y el silicio bajo el mismo techo permite eliminar capas intermedias que solo sirven para desperdiciar vatios en calor residual.
Arquitectura de flujo de datos y eficiencia térmica en Maia 200
Las instalaciones de Maia 200 comenzaron a operar en centros de datos distribuidos en Estados Unidos, Europa y Australia. El procesador nació enfocado en resolver el problema del movimiento de bytes entre la memoria y los núcleos de cálculo, un atasco crónico que castiga a los centros de datos cuando miles de empleados generan resúmenes corporativos al mismo tiempo.
El hardware utiliza un esquema de transporte optimizado sobre conexiones estándar de Ethernet que unifica decenas de bastidores (racks) en una sola entidad lógica. Al tratar el almacenamiento intermedio en SRAM dentro del propio circuito integrado como un área de intercambio controlada por software, los ingenieros redujeron la tensión operativa sobre la memoria externa.
Esto reduce la factura eléctrica de las salas climatizadas, permitiendo densidades de empaquetado que antes hacían disparar los interruptores térmicos.
El diseño mecánico de los gabinetes integra refrigeración líquida de circuito cerrado y una distribución de voltaje equilibrada. Gracias a esta arquitectura, los técnicos de mantenimiento pueden reemplazar módulos de aceleración individuales sin necesidad de apagar filas enteras de servidores, manteniendo intacta la disponibilidad para aplicaciones médicas críticas como Dragon Copilot.
El salto a la litografía N2P y memoria HBM4 con Maia 300
La tercera iteración del programa, Maia 300, sube la apuesta para lidiar con agentes autónomos que sostienen conversaciones de contexto extenso durante horas. Su silicio abandona el diseño monolítico tradicional y adopta una arquitectura de chiplets desagregados, en la que los bloques de cómputo, los controladores de memoria y los circuitos de entrada y salida se fabrican por separado. Los bloques de cálculo se producen en la litografía N2P de TSMC para maximizar la velocidad por cada vatio absorbido.
La memoria integrada se compone de ocho pilas de HBM4 que alcanzan un ancho de banda de 18,0 terabytes por segundo, con un límite de potencia térmica (TDP) de 950 vatios por tarjeta. Esta cifra representa un salto cuantitativo para modelos densos, en los que la decodificación de parámetros ahoga a los procesadores ordinarios.
La integración de formatos numéricos de precisión reducida, como el estándar avanzado MXFP4, comprime las tablas de contexto sin degradar el razonamiento lógico, permitiendo que cada servidor gestione siete veces más flujo de tokens que un bastidor equivalente de la generación previa.
Un rack completo de Maia 300 empaqueta 96 aceleradores dentro de una envolvente eléctrica de 167 kilovatios, totalizando 27,6 terabytes de capacidad de memoria HBM y 1,7 petabytes por segundo de ancho de banda agregado. Esa concentración de potencia permite que un solo armario de servidores sostenga miles de agentes ejecutando código informático de manera simultánea, entregando un 40% más de rendimiento por megavatio que los nodos construidos con plataformas gráficas tradicionales.
Rendimiento proyectado para despliegues comerciales en 2027
La distribución masiva de Maia 300 arrancará en los primeros meses de 2027, coincidiendo con la habilitación de los nuevos campus energéticos dedicados que la empresa levanta cerca de plantas de energía nuclear y parques solares en Norteamérica.
Un despliegue de esta magnitud obliga a rediseñar las subestaciones eléctricas para absorber picos súbitos de consumo cuando los modelos de aprendizaje profundo entran en fases de cómputo intensivo.
La adopción de este silicio propio en la infraestructura de Azure redefinirá las tarifas de cómputo para los clientes corporativos que consumen servicios de inteligencia artificial a escala global.
Descubre más desde Tecnología Geek
Suscríbete y recibe las últimas entradas en tu correo electrónico.
